工程師筆記本-亨利

關於部落格
工作~生活~幻想~創意

收集有用的資料~
  • 1246

    累積人氣

  • 0

    今日人氣

    0

    訂閱人氣

SMIC工程師教材

 

SMIC工程師教材下面分部門簡單介紹一下Fab的工種。轉貼一些辭彙表,免得到時候冒些個專有名詞大家不好理解: 1. Active Area 主動區(工作區) 主動電晶體(ACTIVE TRANSISTOR)被製造的區域即所謂的主動區(ACTIVE AREA)。在標準之MOS製造過程中ACTIVE AREA是由一層氮化矽光罩即等接氮化矽蝕刻之後的局部場區氧化所形成的,而由於利用到局部場氧化之步驟,所以ACTIVE AREA會受到鳥嘴(BIRD’S BEAK)之影響而比原先之氮化矽光罩所定義的區域來的小,以長0.6UM之場區氧化而言,大概會有0.5UM之BIRD’S BEAK存在,也就是說ACTIVE AREA比原在之氮化矽光罩所定義的區域小0.5UM。 2. ACTONE 丙酮 A. 丙酮是有機溶劑的一種,分子式為CH3COCH3。 B. 性質為無色,具刺激性及薄荷臭味之液體。 C. 在FAB內之用途,主要在於黃光室內正光阻之清洗、擦拭。 D. 對神經中樞具中度麻醉性,對皮膚黏膜具輕微毒性,長期接觸會引起皮膚炎,吸入過量之丙酮蒸汽會刺激鼻、眼結膜及咽喉黏膜,甚至引起頭痛、噁心、嘔吐、目眩、意識不明等。 E. 允許濃度1000PPM。 3. ADI 顯影後檢查 A. 定義:After Developing Inspection 之縮寫 B. 目的:檢查黃光室製程: 光阻覆蓋→對準→曝光→顯影。發現缺點後,如覆蓋不良、顯影不良…等即予修改,以維護產品良率、品質。3.方法:利用目檢、顯微鏡為之。 4. AEI 蝕刻後檢查 A. 定義:AEI即After Etching Inspection,在蝕刻製程光阻去除前及光阻去除後,分別對產品實施全檢或抽樣檢查。 B. 目的: i. 提高產品良率,避免不良品外流。 ii. 達到品質的一致性和製程之重複性。 iii. 顯示製程能力之指標2-4阻止異常擴大,節省成本 iv. 通常AEI檢查出來之不良品,非必要時很少作修改,因為重去氧化層或重長氧化層可能造成元件特性改變可靠性變差、缺點密度增加,生產成本增高,以及良率降低之缺點。 5. AIR SHOWER 空氣洗塵室 進入潔淨室之前,需穿無塵衣,因在外面更衣室之故,無塵衣上沾著塵埃,故進潔淨室之前,需經空氣噴洗機將塵埃吹掉。 6. ALIGNMENT 對準 A. 定義:利用晶片上的對準鍵,一般用十字鍵和光罩上的對準鍵合對為之。 B. 目的:在IC的製造過程中,必須經過6~10次左右的對準、曝光來定義電路圖案,對準就是要將層層圖案精確地定義顯像在晶片上面。 C. 方法: i. 人眼對準 ii. 用光、電組合代替人眼,即機械式對準。 7. ALLOY/SINTER 熔合 Alloy之目的在使鋁與矽基(Silicon Substrate)之接觸有Ohmic特性,即電壓與電流成線性關係。Alloy也可降低接觸的阻值。 8. AL/SI 鋁/矽 靶 此為金屬濺鍍時所使用的一種金屬合金材料利用Ar遊離的離子,讓其撞擊此靶的表面,把Al/Si的原子撞擊出來,而鍍在晶片表面上,一般使用之組成為Al/Si (1%),將此當作元件與外界導線連接。 9. AL/SI/CU 鋁/矽 /銅 金屬濺鍍時所使用的原料名稱,通常是稱為TARGET,其成分為0.5﹪銅,1﹪矽及98.5﹪鋁,一般制程通常是使用99﹪鋁1﹪矽,後來為了金屬電荷遷移現象(ELEC TROMIGRATION)故滲加0.5﹪銅,以降低金屬電荷遷移。 10. ALUMINUN 鋁 此為金屬濺鍍時所使用的一種金屬材料,利用Ar遊離的離子,讓其撞擊此種材料做成的靶表面,把Al的原子撞擊出來,而鍍在晶片表面上,將此當作元件與外界導線之連接。 11. ANGLE LAPPING 角度研磨 Angle Lapping 的目的是為了測量Junction的深度,所作的晶片前處理,這種採用光線干涉測量的方法就稱之Angle Lapping。 A. 公式為Xj=λ/2 NF即Junction深度等於入射光波長的一半與干涉條紋數之乘積。但漸漸的隨著VLSI組件的縮小,準確度及精密度都無法因應。 B. 如SRP(Spreading Resistance Prqbing)也是應用Angle Lapping的方法作前處理,採用的方法是以表面植入濃度與阻值的對應關係求出Junction的深度,精確度遠超過入射光干涉法。 12. ANGSTRON 埃 是一個長度單位,其大小為1公尺的百億分之一,約為人的頭髮寬度之五十萬分之一。此單位常用于IC製程上,表示其層(如SiO2,Poly,SiN….)厚度時用。 13. APCVD(ATMOSPRESSURE) 常壓化學氣相沉積 APCVD為Atmosphere(大氣),Pressure(壓力),Chemical(化學),Vapor(氣相)及Deposition(沉積)的縮寫,也就是說,反應氣體(如SiH4(g),B2H6(g),和O2(g))在常壓下起化學反應而生成一層固態的生成物(如BPSG)於晶片上。 14. AS75 砷 自然界元素之一: 由33個質子,42個中子即75個電子所組成。 A. 半導體工業用的砷離子(As+)可由AsH3氣體分解得到。砷是N-TYPE DOPANT 常用作N-場區、空乏區及S/D植入。 15. ASHING,STRIPPING 電漿光阻去除 A. 電漿預處理,系利用電漿方式(Plasma),將晶片表面之光阻加以去除。 B. 電漿光阻去除的原理,系利用氧氣在電漿中所產生只自由基(Radical)與光阻(高分子的有機物)發生作用,產生揮發性的氣體,再由幫浦抽走,達到光阻去除的目的。 C. 電漿光組的產生速率通常較酸液光阻去除為慢,但是若產品經過離子植入或電漿蝕刻後,表面之光阻或發生碳化或石墨化等化學作用,整個表面之光阻均已變質,若以硫酸吃光阻,無法將表面已變質之光阻加以去除,故均必須先以電漿光阻去除之方式來做。 16. ASSEMBLY 晶粒封裝 以樹酯或陶瓷材料,將晶粒包在其中,以達到保護晶粒,隔絕環境污染的目的,而此一連串的加工過程,即稱為晶粒封裝(Assembly)。封裝的材料不同,其封裝的作法亦不同,本公司幾乎都是以樹酯材料作晶粒的封裝,制程包括:晶片切割→晶粒目檢→晶粒上「架」(導線架,即Lead frame)→焊線→模壓封裝→穩定烘烤(使樹酯物性穩定)→切框、彎腳成型→腳沾錫→蓋印→完成。以樹酯為材料之IC,通常用於消費性產品,如電腦、計算器,而以陶瓷作封裝材料之IC,屬於高性賴度之組件,通常用於飛彈、火箭等較精密的產品上。 17. BACK GRINDING 晶背研磨 利用研磨機將晶片背面磨薄以便測試包裝,著重的是厚度均勻度及背面之乾淨度。一般6吋晶片之厚度約20mil~30 mil左右,為了便於晶粒封裝打線,故需將晶片厚度磨薄至10 mil ~15mil 18. BAKE, SOFT BAKE,HARD BAKE 烘烤: A. 軟烤,預烤 烘烤(Bake):在積體電路晶片上的製造過程中,將晶片至於稍高溫(60℃~250℃)的烘箱內或熱板上均可謂之烘烤,隨其目的的不同,可區分微軟烤(Soft bake)與預烤(Hard bake)。軟烤(Soft bake):其使用時機是在上完光阻後,主要目的是為了將光阻中的溶劑蒸發去除,並且可增加光阻與晶片之附著力。預烤(Hard bake):又稱為蝕刻前烘烤(pre-etch bake),主要目的為去除水氣,增加光阻附著性,尤其在濕蝕刻(wet etching)更為重要,預烤不全會造成過蝕刻。 19. BF2 二氟化硼 •一種供做離子植入用之離子。BF2 +是由BF3 +氣體晶燈絲加熱分解成:B10、B11、F19、B10F2、B11F2 。經Extract拉出及質譜磁場分析後而得到。•是一種P-type 離子,通常用作VT植入(閘層)及S/D植入。 20. BOAT 晶舟 Boat原意是單木舟,在半導體IC製造過程中,常需要用一種工具作晶片傳送、清洗及加工,這種承載晶片的工具,我們稱之為Boat。一般Boat有兩種材質,一是石英、另一是鐵氟龍。石英Boat用在溫度較高(大於300℃)的場合。而鐵氟龍Boat則用在傳送或酸處理的場合。 21. B.O.E 緩衝蝕刻液 BOE是HF與NH4F依不同比例混合而成。 A. 6:1 BOE蝕刻即表示HF:NH4F=1:6的成分混合而成。HF為主要的蝕刻液,NH4F則作為緩衝劑使用。利用NH4F固定〔H+〕的濃度,使之保持一定的蝕刻率。 B. HF會浸蝕玻璃及任何含矽石的物質,對皮膚有強烈的腐蝕性,不小心被濺到,應用大量水沖洗。 22. BONDING PAD 焊墊 焊墊-晶利用以連接金線或鋁線的金屬層。在晶粒封裝(Assembly)的制程中,有一個步驟是作“焊線”,即是用金線(塑膠包裝體)或鋁線(陶瓷包裝體)將晶粒的線路與包裝體之各個接腳依焊線(Bonding Diagram)連接在一起,如此一來,晶粒的功能才能有效地應用。由於晶粒上的金屬線路的寬度即間隙都非常窄小,(目前SIMC所致的產品約是微米左右的線寬或間隙),而用來連接用的金線或鋁線其線徑目前由於受到材料的延展性即對金屬接線強度要求的限制,祇能做到1.0~1.3mil(25.4~33j微米)左右,在此情況下,要把二、三十微米的金屬線直接連接到金屬線路間距只有3微米的晶粒上,一定會造成多條鋁線的接橋,故晶粒上的鋁路,在其末端皆設計成一個約4mil見方的金屬層,此即為焊墊,以作為接線使用。焊墊通常分佈再晶粒之四個週邊上(以粒封裝時的焊線作業),其形狀多為正方形,亦有人將第一焊線點作成圓形,以資辨識。焊墊因為要作接線,其上得護層必須蝕刻掉,故可在焊墊上清楚地看到“開窗線”。而晶粒上有時亦可看到大塊的金屬層,位於晶粒內部而非四周,其上也看不到開窗線,是為電容。 23. BORON 硼 自然元素之一。由五個質子及六個中子所組成。所以原子量是11。另外有同位素,是由五個質子及五個中子所組成原子量是10(B10)。自然界中這兩種同位素之比例是4:1,可由磁場質譜分析中看出,是一種P-type的離子(B 11+),用來作場區、井區、VT及S/D植入。 24. BPSG 含硼及磷的矽化物 BPSG乃介於Poly之上、Metal之下,可做為上下兩層絕緣之用,加硼、磷主要目的在使回流後的Step較平緩,以防止Metal line濺鍍上去後,造成斷線。 25. BREAKDOWN VOLTAGE 崩潰電壓 反向P-N接面元件所加之電壓為P接負而N接正,如為此種接法則當所加電壓通在某個特定值以下時反向電流很小,而當所加電壓值大於此特定值後,反向電流會急遽增加,此特定值也就是吾人所謂的崩潰電壓(BREAKDOWN VOLTAGE)一般吾人所定義反向P+ - N接面之反向電流為1UA時之電壓為崩潰電壓,在P+ - N或 N+-P之接回元件中崩潰電壓,隨著N(或者P)之濃度之增加而減小。 26. BURN IN 預燒試驗 「預燒」(Burn in)為可靠性測試的一種,旨在檢驗出哪些在使用初期即損壞的產品,而在出貨前予以剔除。預燒試驗的作法,乃是將元件(產品)至於高溫的環境下,加上指定的正向或反向的直流電壓,如此殘留在晶粒上氧化層與金屬層之外來雜質離子或腐蝕性離子將容易遊離而使故障模式(Failure Mode)提早顯現出來,達到篩選、剔除「早期夭折」產品之目的。預燒試驗分為「靜態預燒」(Static Burn in)與「動態預燒」(Dynamic Burn in)兩種,前者在試驗時,只在元件上加上額定的工作電壓即消耗額定的功率,而後者除此外並有仿真實際工作情況的訊號輸入,故較接近實際狀況,也較嚴格。基本上,每一批產品在出貨前,皆須作百分之百的預燒試驗,馾由於成本及交貨其等因素,有些產品舊祇作抽樣(部分)的預燒試驗,通過後才出貨。另外對於一些我們認為它品質夠穩定且夠水準的產品,亦可以抽樣的方式進行,當然,具有高信賴度的產品,皆須通過百分之百的預燒試驗。 27. CAD 電腦輔助設計 CAD:Computer Aided Design電腦輔助設計,此名詞所包含的範圍很廣,可泛稱一切電腦為工具,所進行之設計;因此不僅在IC設計上用得到,建築上之設計,飛機、船體之設計,都可能用到。在以往電腦尚未廣泛應用時,設計者必須以有限之記憶、經驗來進行設計,可是有了所謂CAD後,我們把一些常用之規則、經驗存入電腦後,後面的設計者,變可節省不少從頭摸索的工作,如此不僅大幅地提高了設計的準確度,使設計的領域進入另一新天地。 28. CD MEASUREMENT 微距測試 CD: Critical Dimension之簡稱。通常於某一個層次中,為了控制其最小線距,我們會製作一些代表性之量測圖形于晶方中,通常置於晶方之邊緣。簡言之,微距測量長當作一個重要之制程指標,可代表黃光制程之控制好壞。量測CD之層次通常是對線距控制較重要之層次,如氮化矽、POLY、CONT、MET…等,而目前較常用於測量之圖形有品字型,L-BAR等。 29. CH3COOH 醋酸 A. ACETIC ACID 醋酸澄清、無色液體、有刺激性氣味、熔點16.63℃、沸點118℃。與水、酒精、乙醚互溶。可燃。 B. 冰醋酸是99.8﹪以上之純化物,有別于水容易的醋酸食入或吸入純醋酸有中等的毒性,對皮膚及組織有刺激性,危害性不大,被濺到用水沖洗。 30. CHAMBER 真空室,反應室 專指一密閉的空間,常有特殊的用途:諸如抽真空、氣體反應或金屬濺度等。針對此特殊空間之種種外在或內在環境:例如外在粒子數(particle)、濕度及內在溫度、壓力、氣體流量、粒子數等加以控制。達到晶片最佳反應條件。 31. CHANNEL 通道 當在MOS電晶體的閘極上加上電壓(PMOS為負,NMOS為正),則閘極下的電子或電洞會被其電場所吸引或排斥而使閘極下之區域形成一反轉層(Inversion Layer),也就是其下之半導體P-type變成N-type Si,N-type變成P-type Si,而與源極和汲極,我們舊稱此反轉層為“通道”。通道的長度“Channel Length”對MOS組件的參數有著極重要的影響,故我們對POLY CD的控制需要非常謹慎。 32. CHIP ,DIE 晶粒 一片晶片(OR晶圓,即Wafer)上有許多相同的方形小單位,這些小單位及稱為晶粒。同一晶片上每個晶粒都是相同的構造,具有相同的功能,每個晶粒經包裝後,可製成一顆顆我們日常生活中常見的IC,故每一晶片所能製造出的IC數量是很可觀的,從幾百個到幾千個不等。同樣地,如果因製造的疏忽而產生的缺點,往往就會波及成百成千個產品。 33. CLT(CARRIER LIFE TIME) 截子生命週期 一、 定義少數戴子再溫度平均時電子被束縛在原子格內,當外加能量時,電子獲得能量,脫離原子格束縛,形成自由狀態而參與電流島通的的工作,但能量消失後,這些電子/電洞將因在結合因素回復至平衡狀態,因數當這些載子由被激發後回復平衡期間,稱之為少數載子“LIFE TIME“二、 應用範圍1.評估盧管和清洗槽的乾淨度2.針對晶片之清潔度及損傷程度對CLT值有影響為A.晶片中離子污染濃度及污染之金屬種類B.晶片中結晶缺陷濃度 34. CMOS 互補式金氧半導體 金屬氧化膜半導體(MOS,METAL-OXIDE SEMICONDUCTOR)其制程程式及先在單晶矽上形成絕緣氧化膜,再沉積一層複晶矽(或金屬)作為閘極,利用家到閘極的電場來控制MOS元件的開關(導電或不導電)。按照導電載子的種類,MOS,又可分成兩種類型:NMOS(由電子導電)和PMOS(由電洞導電)。而互補式金氧半導體(CMOSCOMPLEMENTARY MOS)則是由NMOS及PMOS組合而成,具有省電、抗雜訊能力強、α-PARTICLE免疫力好等許多優點,是超大型積體電路(VLSI)的主流。 35. COATING 光阻覆蓋 將光阻劑以浸泡、噴霧、刷怖、或滾壓等方法加於晶片上,稱為光阻覆蓋。目前效果最佳的方法為旋轉法;旋轉法乃是將晶片以真空吸附於一個可旋轉的晶片支援器上,適量的光阻劑加在晶片中央,然後晶片開始轉動,晶片上的光阻劑向外流開,很均勻的散在晶片上。要得到均勻的光阻膜,旋轉速度必須適中穩定。而旋轉速度和光阻劑黏滯性絕應所鍍光阻劑的厚度。光阻劑加上後,必須經過軟烤的步驟,以除去光阻劑中過多的溶劑,進而使光阻膜較為堅硬,同時增加光阻膜與晶片的接合能力的主要方法就是在於適當調整軟烤溫度與時間。經過了以上的鍍光阻膜即軟烤過程,也就是完成了整個光阻覆蓋的步驟。 36. CROSS SECTION 橫截面 IC的製造基本上是由一層一層的圖案堆積上去,而為了瞭解堆積圖案的構造,以改善制程或解決制程問題,經常會利用破壞性切割方式以電子顯微鏡(SEM)來觀察,而切割橫截面、觀察橫截面的方式是其中較為普遍之一種。 37. C-V PLOT 電容,電壓圓 譯意為電容、電壓圖:也就是說當元件在不同狀況下,在閘極上施以某一電壓時,會產生不同之電容值(此電壓可為正或負),如此元件為理想的元件;也就是閘極和汲極間幾乎沒有雜質在裏面(COMTAMINATION)。當外界環境改變時(溫度或壓力),並不太會影響它的電容值,利用此可MONITOR MOS 元件之好壞,一般△V<0.2為正常。 38. CWQC 全公司品質管制 以往有些經營者或老闆,一直都認為品質管制是品管部門或品管主管的責任,遇到品質管制做不好時,即立即指責品質主管,這是不對的。 A. 品質管制不是品質部門或某一單位就可以做好的,而是全公司每一部門全體人員都參與才能做好。固品質管制為達到經營的目的,必須結合公司內所有部門全體人員協力合作,構成一個能共同認識,亦於實施的體系,並使工作標準化,且使所定的各種事項確實實行,使自市場調查、研究、開發、設計、採購、製造、檢查、試驗、出貨、銷售、服務為止的每一階段的品質都能有效的管理,這就是所謂的全公司品質管制(Company Wide Quality Control)。 B. 實施CWQC的目的最主要的就是要改善企業體質;即發覺問題的體質、重視計畫的體質、重點指向的體質、重視過程的體質,以及全員有體系導向的體質。 39. CYCLE TIME 生產週期時間 指原料由投入生產線到產品於生產線產生所需之生產/製造時間。 A. 在TI-ACER,生產週期有兩種解釋: i. 一為“晶片產出週期時間”(WAFER-OUT CYCLE TIME ) ii. 一為“製程週期時間”(PROCESS CYCLE TIME) “晶片產出週期時間”乃指單一批號之晶片由投入到產出所需之生產/製造時間。“製程週期時間”則指所有晶片於單一工站平均生產/製造時間,而各工站(從頭至尾)平均生產/製造之加總極為該制程之制程週期時間。目前TI-ACER LINE REPORT 之生產週期時間乃採用“製程週期時間”。一般而言,生產週期時間可以下列公式概略推算之:生產週期時間=在製品(WIP)/產能(THROUGHOUT) 40. CYCLE TIME 生產週期 IC製造流程複雜,且其程式很長,自晶片投入至晶圓測試完成,謂之Cycle Time。由於IC生命週期很短,自開發、生產至銷售,需要迅速且能掌握時效,故Cycle Time越短,競爭能力就越高,能掌握產品上市契機,就能獲取最大的利潤。由於Cycle Time 長,不容許生產中的晶片因故報廢或重做,故各項操作過程都要依照規範進行,且要做好故障排除讓產品流程順利,早日出FIB上市銷售。 41. DEFECT DENSITY 缺點密度 〝缺點密度〞系指晶片單位面積上(如每平方公分、每平方英吋等)有多少〝缺點數〞之意 A. 此缺點數一般可分為兩大類:A.可視性缺點B.不可視性缺點。 B. 前者可藉由一般光學顯微鏡檢查出來(如橋接、斷線),由於晶片製造過程甚為複雜漫長,晶片上缺點數越少,產品量率品質必然越佳,故〝缺點密度〞常備用來當作一個工廠製造的產品品質好壞的指標 42. DEHYDRATION BAKE 去水烘烤 目的:去除晶片表面水分,增加光阻附著力。以免晶片表面曝光顯影後光阻掀起。方法:在光阻覆蓋之前,利用高溫(120℃或150℃)加熱方式為之。 43. DENSIFY 密化 CVD沉積後,由於所沈積之薄膜(THIN FILM之密度很低),故以高溫步驟使薄膜中之分子重新結合,以提高其密度,此種高溫步驟即稱為密化。密化通常以爐管在800℃以上的溫度完成,但也可在快速升降溫機台(RTP;RAPID THERMAL PROCESS)完成。 44. DESCUM 電漿預處理 A. 電漿預處理,系利用電漿方式(Plasma),將晶片表面之光阻加以去除,但其去光阻的時間,較一般電漿光阻去除(Stripping)為短。其目的只是在於將晶片表面之光阻因顯影預烤等制程所造成之光阻毛邊或細屑(Scum)加以去除,以使圖形不失真,蝕刻出來之圖案不會有殘餘。 B. 有關電漿去除光阻之原理,請參閱「電漿光阻去除」(Ashing) C. 通常作電漿預處理,均以較低之力,及小之功率為之,也就是使光阻之蝕刻率降低得很低,使得均勻度能提高,以保持完整的圖形,達到電漿預處理的目的。 45. DESIGN RULE 設計規範 由於半導體製程技術,系一們專業、精緻又複雜的技術,容易受到不同製造設備制程方法(RECIPE)的影響,故在考慮各項產品如何從事製造技術完善,成功地製造出來時,需有一套規範來做有關技術上之規定,此即“DESIGN RULE”,其系依照各種不同產品的需求、規格,製造設備及制程方法、制程能力、各項相關電性參數規格等之考慮,訂正了如: A. 各製程層次、線路之間距離、線寬等之規格。 B. 各製程層次厚度、深度等之規格。3. 各項電性參數等之規格。以供產品設計者及制程技術工程師等人之遵循、參考。 46. EDSIGN RULE 設計準則 設計準則EDSIGN RULE:反應制程能力及制程元件參數,以供IC設計者設計IC時的參考準則。一份完整的Design Rule包括有下列各部分: A. 制程參數:如氧化層厚度、複晶、金屬層厚度等,其他如流程、ADI、AEI 參數。主要為擴散與黃光兩方面的參數。 B. 電氣參數:提供給設計者做仿真電路時之參考。 C. 佈局參數:及一般所謂的3μm、2μm、1.5μm…等等之Rules,提供佈局原佈局之依據。 D. 光罩製作資料:提供給光罩公司做光罩時之電腦資料,如CD BAR、測試鍵之擺放位置,各層次之相對位置之擺放等。 47. DIE BY DIE ALIGNMENT 每FIELD均對準 每個Field再曝光前均針對此單一Field對準之方法稱之;也就是說每個Field均要對準。 48. DIFFUSION 擴散 在一杯很純的水上點一滴墨水,不久後可發現水表面顏色漸漸淡去,而水面下漸漸染紅,但顏色是越來越淡,這即是擴散的一例。在半導體工業上常在很純的矽晶片上以預置或離子布植的方式作擴散源(即紅墨水)。因固態擴散比液體擴散慢很多(約數億年),故以進爐管加高溫的方式,使擴散在數小時內完成。 49. DI WATER 去離子水 IC製造過程中,常需要用鹽酸容易來蝕刻、清洗晶片。這些步驟之後又需利用水把晶片表面殘留的鹽酸清除,故水的用量相當大。然而IC。工業用水,並不是一般的自來水或地下水,而是自來水或地下水經過一系列的純化而成。原來自來水或地下水中含有大量的細菌、金屬離子級PARTICLE,經廠務的設備將之殺菌、過濾和純化後,即可把金屬離子等雜質去除,所得的水即稱為〝去離子水〞,專供IC製造之用。 50. DOPING 參入雜質 為使元件運作,晶片必須參以雜質,一般常用的有:1.預置:在爐管內通以飽和的雜質蒸氣,使晶片表面有一高濃度的雜質層,然後以高溫使雜質驅入擴散;或利用沉積時同時進行預置。2.離子植入:先使雜質遊離,然後加速植入晶片。 51. DRAM , SRAM 動態,靜態隨機存取記憶體 隨機存取記憶器可分動態及靜態兩種,主要之差異在於動態隨機存取記憶體(DRAM),在一段時間(一般是0.5ms~5ms)後,資料會消失,故必須在資料未消失前讀取元資料再重寫(refresh),此為其最大缺點,此外速度較慢也是其缺點,而DRAM之最大好處為,其每一記憶單元(bit)指需一個Transistor(電晶體)加一個Capacitor(電容器),故最省面積,而有最高之密度。而SRAM則有不需重寫、速度快之優點,但是密度低,每一記憶單元(bit)有兩類: A. 需要六個Transistor(電晶體) B. 四個Transistor(電晶體)加兩個Load resistor(負載電阻)。由於上述之優缺點,DRAM一般皆用在PC(個人電腦)或其他不需高速且記憶容量大之記憶器,而SRAM則用於高速之中大型電腦或其他只需小記憶容量。如監視器(Monitor)、印表機(Printer)等週邊控制或工業控制上。 52. DRIVE IN 驅入 離子植入(ion implantation)雖然能較精確地選擇雜質數量,但受限於離子能量,無法將雜質打入晶片較深(um級)的區域,因此需借著原子有從高濃度往低濃度擴散的性質,在相當高的溫度去進行,一方面將雜質擴散道教深的區域,且使雜質原子佔據矽原子位置,產生所要的電性,另外也可將植入時產生的缺陷消除。此方法稱之驅入。在驅入時,常通入一些氧氣,因為矽氧化時,會產生一些缺陷,如空洞(Vacancy),這些缺陷會有助於雜質原子的擴散速度。另外,由於驅入世界原子的擴散,因此其方向性是各方均等,甚至有可能從晶片逸出(out-diffusion),這是需要注意的地方。 53. E-BEAM LITHOGRAPHY 電子束微影技術 目前晶片製作中所使用之對準機,其曝光光源波長約為(365nm~436nm),其可製作線寬約1μ之IC圖形。但當需製作更細之圖形時,則目前之對準機,受曝光光源波長之限制,而無法達成,因此在次微米之微影技術中,及有用以電子數為曝光光源者,由於電子束波長甚短(~0.1A),故可得甚佳之解析度,作出更細之IC圖型,此種技術即稱之電子束微影技術。電子束微影技術,目前已應用於光罩製作上,至於應用於光晶片製作中,則仍在發展中。 54. EFR(EARLY FAILURE RATE) 早期故障率 Early Failure Rate是產品可靠度指標,意謂IC到客戶手中使用其可能發生故障的機率。當DRAM生產測試流程中經過BURN-IN高溫高壓測試後,體質不佳的產品便被淘汰。為了確定好的產品其考靠度達到要求,所以從母批中取樣本做可靠度測試,試驗中對產品加高壓高溫,催使不耐久的產品故障,因而得知產品的可靠度。故障機率與產品生命週期之關係類似浴缸,稱為Bathtub Curve. 55. ELECTROMIGRATION 電子遷移 所謂電子遷移,乃指在電流作用下金屬的品質會搬動,此系電子的動量傳給帶正電之金屬離子所造成的。當元件尺寸越縮小時,相對地電流密度則越來越大;當此大電流經過積體電路中之薄金屬層時,某些地方之金屬離子會堆積起來,而某些地方則有金屬空缺情形,如此一來,堆積金屬會使鄰近之導體短路,而金屬空缺則會引起斷路。材料搬動主要原動力為晶界擴散。有些方法可增加鋁膜導體對電遷移之抗力,例如:與銅形成合金,沉積時加氧等方式。 56. ELECTRON/HOLE 電子/ 電洞 電子是構成原子的帶電粒子,帶有一單位的負電荷,環繞在原子核四周形成原子。墊洞是晶體中在原子核間的共用電子,因受熱幹擾或雜質原子取代,電子離開原有的位置所遺留下來的“空缺”因缺少一個電子,無法維持電中性,可視為帶有一單位的正電荷。 57. ELLIPSOMETER 橢圓測厚儀 將已知波長之射入光分成線性偏極或圓偏極,照射在待射晶片,利用所得之不同橢圓偏極光之強度訊號,以Fourier分析及Fresnel方程式,求得待測晶片模厚度 58. EM(ELECTRO MIGRATION TEST) 電子遷移可靠度測試 當電流經過金屬導線,使金屬原子獲得能量,沿區塊邊界(GRAIN Bounderies)擴散(Diffusion),使金屬線產生空洞(Void),甚至斷裂,形成失效。其對可靠度評估可用電流密度線性模型求出: AF=【J(stress)/J(op)】n×exp【Ea/Kb (1/T(op)- 1/T(stress))】TF=AF×T(stress) 59. END POINT DETECTOR 終點偵測器 在電漿蝕刻中,利用其反應特性,特別設計用以偵測反應何時完成的一種裝置。一般終點偵測可分為下列三種:A.雷射終點偵測器(Laser Endpoint Detector): 利用雷射光入射反應物(即晶片)表 面,當時顆發生時,反應層之厚度會逐漸減少,因而反射光會有幹擾訊號產生,當蝕刻完成時,所接收之訊號亦已停止變化,即可測得終點。B.激發光終點偵測器(Optical Emission End Point Detector) 用一光譜接受器,接受蝕刻反應中某一反應副產物(Byproduct)所激發之光譜,當蝕刻反應逐漸完成,此副產物減少,光譜也漸漸變弱,即可偵測得其終點。C.時間偵測器:直接設定反應時間,當時間終了,即結束其反應。 60. ENERGY 能量 能量是物理學之專有名詞。例如:B比A之電壓正100伏,若在A板上有一電子受B版正電吸引而加速跑到B版,這時電子在B版就比在A版多了100電子伏特的能量。 61. EPI WAFER 磊晶晶片 磊晶系在晶體表面成長一層晶體。 62. EPROM(ERASABLE-PROGRAMMABLE ROM) 電子可程式唯讀記憶體 MASK ROM內所存的資料,是在 FAB 內製造過程中便已設定好,製造完後便無法改變,就像任天堂遊戲卡內的MASK ROM,存的是金牌瑪麗就無法變成雙截龍。而EPROM是在ROM內加一個特殊結構叫A FAMDS,它可使ROM內的資料保存,但當紫外光照到它時,它會使 ROM內的資料消失。每一個晶憶單位都歸口。然後工程人員再依程式的規範,用30瓦左右的電壓將0101….資料灌入每一個記憶單位。如此就可灌電壓、紫外光重複使用,存入不同的資料。也就是說如果任天堂卡內使用的是EPROM,那麼你打膩了金牌瑪麗,然後灌雙截龍的程式進去,卡匣就變成雙截龍卡,不用去交換店交換了。 63. ESDELECTROSTATIC DAMAGEELECTROSTATIC DISCHARGE 靜電破壞靜電放電 1自然界之物質均由原子組成,而原子又由質子、中子及電子組成。在正常狀態下,物質成中性,而在日常活動中,會使物質失去電子,或得到電子,此即產生一靜電,得到電子之物質為帶負靜電,失去電子即帶正靜電。靜電大小會隨著日常的工作環境而有所不同。如下表所示。活動情形 靜 電 強 度 (Volt)   10-20﹪相對濕度 65-95﹪相對濕度    走過地毯走過塑膠地板在以子上工作拿起塑膠文件夾,袋拿起塑膠帶工作椅墊磨擦 35,00012,0006,0007,00020,00018,000 1,5002501006001,00015 ,000   表1 日常工作所產生的靜電強度表2.當物質產生靜電後,隨時會放電,若放到子元件上,例如IC,則會將元件破壞而使不能正常工作,此即為靜電破壞或靜電放電。3.防止靜電破壞方法有二:A.在元件設計上加上靜電保護電路。B.在工作環境上減少靜電,例如工作桌之接地線,測試員之靜電環。載運送上使用防靜電膠套及海綿等等。 64. ETCH 蝕刻 在積體電路的制程中,常需要將整個電路圖案定義出來,其製造程式通常是先長出或蓋上一層所需要之薄膜,在利用微影技術在這層薄膜上,以光阻定義出所欲製造之電路圖案,再利用化學或物理方式將不需要之部分去除,此種去除步驟便稱為蝕刻(ETCH)一般蝕刻可分為濕性蝕刻(WET ETCH)及幹性蝕刻(DRY ETCH)兩種。所謂幹性蝕刻乃是利用化學品(通常是鹽酸)與所欲蝕刻之薄膜起化學反應,產生氣體或可溶性生成物,達到圖案定義之目的。而所謂幹蝕刻,則是利用幹蝕刻機台產生電漿,將所欲蝕刻之薄膜反映產生氣體由PUMP抽走,達到圖案定義之目的。 65. EXPOSURE 曝光 其意義略同於照相機底片之感光在積體電路之製造過程中,定義出精細之光組圖形為其中重要的步驟,以運用最廣之5X STEPPER為例,其方式為以對紫外線敏感之光阻膜作為類似照相機底片,光罩上則有我們所設計之各種圖形,以特殊波長之光線(G-LINE 436NM)照射光罩後,經過縮小鏡片(REDUCTION LENS)光罩上之圖形則成5倍縮小,精確地定義在底片上(晶片上之光阻膜)經過顯影後,即可將照到光(正光阻)之光阻顯掉,而得到我們想要之各種精細圖形,以作為蝕刻或離子植入用。因光阻對於某特定波長之光線特別敏感,故在黃光室中早將一切照明用光元過濾成黃色,以避免泛白光源中含有對光阻有感光能力之波長成分在,這一點各相關人員應特別注意,否則會發生光線污染現象,而擾亂精細之光阻圖。 66. FABRICATION(FAB) 製造 Fabrication為“裝配”或“製造”之意,與Manufacture意思一樣,半導體製造程式,其步驟繁多,且制程複雜,需要有非常精密的設備和細心的作業,才能達到吳缺點的品質。FAB系Fabrication之縮寫,指的是“工廠”之意。我們常稱FIB為“晶圓區”,例如:進去“FAB”之前需穿上防塵衣。 67. FBFC(FULL BIT FUNCTION CHIP) 全功能晶片 由於產品上會有缺陷,所以有些晶片無法全功能工作。因此須要雷射修補前測試,以便找到缺陷位置及多寡,接著就能利用雷射修補,將有缺陷的晶片修補成全功能的晶片。《當缺陷超過一定限度時,無法修補成全功能晶片》 68. FIELD/MOAT 場區 FIELD直譯的意思是〝場〞,足球場和武道場等的場都叫做FIELD。它的含意就是一個有專門用途的區域。在IC內部結構中,有一區域是隔離電場的地方,通常介於兩個MOS電晶體之間,稱為場區。場區之上大部分會長一層厚的氧化層。 69. FILTRATION 過濾 用篩檢程式(FILTER,為一半透膜折疊而成)將液體或氣體中的雜質給過濾掉,此稱為FILTRATION【過濾】因IC製造業對潔淨式的要求是非常嚴格的,故各種使用的液體或氣體,必須借著一個PUMP製造壓差來完成,如何炫則一組恰當的篩檢程式及PUMP是首要的課題。 70. FIT(FAILURE IN TIME) FIT適用以表示產品可靠度的單位FIT=1Eailure in 10 9 Device-Hours例如1000 Device 工作1000Hours後1 Device故障,則該產品的可靠度為:(1Failure)/(1000 Devices*1000 Hours)=1000 FITs 71. FOUNDRY 客戶委託加工 客戶委託加工主要是接受客戶委託,生產客戶自有權利的產品,也就是客戶提供光罩,由SMIC來生產製造,在將成品出售給客戶,指收取代工過程費用,這種純粹代工,不涉及銷售的方式在國際間較通常的稱呼就是矽代工(Silicon Foundry) 72. FOUR POINT PROBE 四點偵測 •是量測晶片片阻值(Sheet Resistance)RS的儀器。•原理如下:有ABCD四針,A、D間通以電流I,B、C兩針量取電壓差(△V),則RS=K. △V/I K是常數比例和機台及針尖距離有關 73. F/S(FINESONIC CLEAN) 超音波清洗 超音波清洗的主要目的是用來去除附著在晶片表面的灰塵,其反應機構有二:1. 化學作用:利用SC-1中的NH4OH,H2O2與Silicon表面反應,將灰塵剝除。2. 2.物理作用:利用頻率800KHz,功率450W×2的超音波震盪去除灰塵。 74. FTIR 傅氏轉換紅外線光譜分析儀 FTIR乃利用紅外線光譜經傅利葉轉換進而分析雜質濃度的光譜分析儀器。目的:•已發展成熟,可Routine應用者,計 有: A.BPSG/PSG之含磷、含硼量預測。 B.晶片之含氧、含碳量預測。 C.磊晶之厚度量測。•發展中需進一步Setup者有: A.氮化矽中氫含量預測。 B.複晶矽中含氧量預測。 C.光阻特性分析。FTIR為一極便利之分析儀器,STD的建立為整個量測之重點,由於其中多利用光學原理、晶片狀況(i.e.晶背處理狀況)對量測結果影響至钜。 75. FTY(FINAL TEST YIELD) 在晶圓出廠後,必須經過包裝及T1(斷/短路測試),Burn -in(燒結),T3(高溫功能測試),T4(低溫功能測試),QA測試,方能銷售、出貨至客戶手中。在這段漫長而繁雜的測試過程中,吾人定義Final Test Yield 為:T1 Yield* Burn –in Yield*T3 Yield*T4 Yield 76. FUKE DEFECT 成因為矽化物之氧化,尤其是以水蒸氣去緻密化PBSG時會發生,造成閘極(Poly Gate)與金屬間的短路。矽化物之氧化可分為二類型:(以TiSi2)1. 熱力學觀點SiO2是最穩定,故Si 擴散至TiSi2之表面時會與水反應成SiO2而非TiO2。2. 動力學觀點而言,當Si不足時則會形成TiO2而將TiSi2分解。 77. GATE OXIDE 閘極氧化層 GATE OXIDE是MOSFET(金氧半場效電晶體)中相當重要的閘極之下的氧化層。此氧化層厚度較薄,且品質要求也較嚴格。 78. GATE VALVE 閘閥 用來控制氣體壓力之控制裝置。通常閘閥開啟越大,氣體於反應室內呈現之壓力較低;反之,開啟越小,壓力較高。 79. GEC(GOOD ELECTRICAL CHIP) 優良電器特性晶片 能夠合於規格書(Data Book)上所定義電器特性的晶片。這些晶片才能被送往晶片包裝工廠製成成品銷售給客戶。 80. GETTERING 吸附 “Gettering”系於半導體制程中,由於可能受到晶格缺陷(Crystal Defect)或金屬類雜質污染等之影響,造成元件介面之間可能有漏電流(Junction Leakage)存在,而影響組件特性;如何將這些晶格缺陷、金屬雜質摒除解決的種種技術上作法,就叫做 ”Gettering”吸附。吸附一般又可分 “內部的吸附”---Intrinsic Gettering 及 “外部的吸附”---Extrinsic Gettering。前者系在下線製造之前先利用特殊高溫步驟讓晶圓表面的「晶格缺陷或含氧量」儘量降低。後者系利用外在方法如:晶背傷言、磷化物(POCl3)預置ETC將晶圓表面的缺陷及雜質等儘量吸附到晶圓背面。兩者均可有效改善上述問題。 81. G-LINE G-光線 G-line系指一種光波的波長,多系水銀燈所發出之光波波長之一,其波長為436nm。G-line之光源,最常作為Stepper所用之水銀燈,本來系由許多不同之波長的光組成,利用一些Mirror和Filter反射、過濾的結果,會將其他波長之光過濾掉,僅餘G-line作為曝光用。使用單一波長作為曝光光源可以得到較佳的能量控制和解吸力,但由於其為單色波故產生之駐波效應(Standing Wave)對光阻圖案產生很大的影響。在選擇最佳光阻厚度,以府合駐波效應,成為G-line Standing最要的工作之一。 82. GLOBAL ALIGNMENT 整片性對準與計算 Global Alignment系指整片晶片在曝光前,先作整片性之對準與計算,然後接著可做整片晶片之曝光。•GLOBAL ALIGNMENT分為兩種:1普通的Global Alignment:每片晶片共對準左右兩點。2 Advance Global Alignment:每片晶片對準預先設定好之指定數個Field的對準鍵,連續對準完畢並晶電腦計算後,才整片曝光。 83. GOI(GATE OXIDE INTEGRITY) 閘極氧化層完整性 半導體元件中,閘極氧化層的完整與否關係著電容上電荷的存放能力,故需設計一適當流程,其主要目的在側閘極氧化層之崩潰電壓(breakdown voltage)、有效氧化層厚度等,以仿真閘極氧化層的品質及可信賴度,通常即以此崩潰電壓值表示GOI的優劣程度。 84. GRAIN SIZE 顆粒大小 一種晶體材料形成後,從微觀的角度來看,材料都是一大堆顆粒壘疊在一起而成。這些顆粒有大有小,尺寸不一。而且材料的特性也會因為顆粒大小而變化,故常要注意其大小變化。 85. GRR STUDY(GAUGE REPEATABILITY AND REPRODUUCIBILITY) 測量儀器重複性與再現性之研究 將良策儀器的重複性—一其本身的變異,再現性—操作人本身的變異,用統計的方法算出,以判斷量測儀器是否符合制程參數控制之需要。 86. H2SO4 硫酸 Suifuric Acid硫酸,為目前最廣泛使用的工業化學品。強力腐蝕性、濃稠、油狀液體,依純度不同,由無色至暗棕色,與水以各種不同比例互溶,甚具活性。溶解大部分的金屬。濃硫酸具氧化、脫水、磺化大部分的有機化合物,常常引起焦黑。比重1.84,沸點315℃。與水混合時需格外小心,由於放熱引起爆炸性的濺潑,永遠是將酸加到水中,而非加水至酸中。不小心被濺到,用大量水沖洗。目前線上上,主要用於SO清洗及光阻去除。 87. H3PO4 磷酸 PHOSPHORIC ACID 磷酸無色無謂起泡液體或透明晶形固體。依溫度、濃度而定。在20℃50﹪及75﹪強度為易流動液體,85﹪為似糖漿,100﹪酸為晶體。比重1.834,熔點42.35℃。在213℃失去Y2 H2O,形成焦磷酸。溶于水、乙醚,能腐蝕鐵及合金。對皮膚、眼睛有刺激性,不小心濺到,可用水沖洗。目前磷酸用於SI3N4的去除,濃度是85﹪,沸點156℃,SI3N4與SIO2的蝕刻比約為30:1。 88. HCL 氯化氫(鹽酸) Hydrochloric Acid鹽酸,為無色或淡黃色,發煙,刺激性液體。氯化氫的水溶液。鹽酸是一種強烈酸性及高腐蝕性酸。市面出售之”濃”或發煙酸含有氯化氫38%,比重1.19。氯化氫溶解在水中有各種不同的濃度。可溶于水、酒精、苯、不可燃。用途廣泛。可用於食品加工、金屬之酸洗與清潔、工業酸化、一般之清洗、實驗試藥。不小心被濺到,用大量水沖洗。目前線上,主要用於RCA清洗。 89. HEPA 高效率篩檢程式 HEPA(High Efficiency Particulate Air Filter)為潔淨室內用以濾去微粒之裝置,一般以玻璃纖維製成,可將0.1μm 或0.3μm以上之微粒濾去99.97﹪, 壓力損失約12.5㎜H2O。層流台能保持Class100以下之潔淨度,即靠HEPA達成。目前除層流台使用HEPA外,其他如烤箱、旋轉機,為了達到控制Particle的效果,也都裝有HEPA之設計。 90. HILLOCK 凸起物 金屬濺鍍後為使金屬與矽基(Si-Substrate)有良好的歐姆式接觸需先經融合過程,在融合過程中因鋁與矽的熱膨脹係數不同(鋁將會膨脹較快),而造成部分的鋁無法向外擴張只得向上膨脹造成小山丘狀的 ”凸起物”--Hillock。 91. HMDS HMDS蒸鍍 HMD原為化學藥品HexaMethylDiSilazane的縮寫,在此則是指晶片在上光阻前的一個預先處理步驟。HMDS蒸鍍就是利用惰性氣體(例如氮氣)帶著HMDS的蒸汽通過晶片表面,而在晶片表面形成一層薄膜。其目的在於:A.消除晶片表面的微量水分。B.防止空氣中的水汽再次吸附於晶面C.增加光阻劑(尤其是正光阻)對於晶 面的附著能力,進而減少在爾後之顯 影過程中產生掀起,或是在蝕刻時產 生了”Undercutting”的現象。目前在規範中規定於HMDS蒸鍍完4小時內需上光阻以確保其功能。 92. HNO3 硝酸 NITRIC ACID硝酸透明、無色或微黃色、發煙、易吸濕之腐蝕性液體,能腐蝕大部分金屬。歧黃色是由於曝光所產生之二氧化氮,為強氧化劑,可與水混合,沸點78℃,比重1.504。IC產業中硝酸用於清洗爐管,但對皮膚有腐蝕性,為強氧化劑,與有機物接觸有起火危險。清洗爐管用。 93. HOT ELECTRON EFFECT 熱電子效應 在VLST的時代,Short Channel Devices勢在必行,而目前一般Circuit 應用上又未打算更改Supply Voltage;如此一來,VG=VD S=5V情況下,將造成Impact Ionization(撞擊遊離化)現象發生於Drain鄰近區域。伴隨而生之Electron-Hole pairs(電子電洞對),絕大部分經由Drain(Electrons)or Sub.(Holes)導流掉。但基於統計觀點,總會有少部分Electrons(i.e. Hot-Electrons)所具Energy,足以克服Si-SiO2之Barrier Height(能障),而射入SiO2且深陷(Trap)其中。另亦有可能在Hot-Electrons射入過程中打斷Si-H鍵結,而形成Interface Trap 於Si-SiO2介面。不論遵循上述二者之任一,均將導致NMOS Performance的退化(Degradation)現象。 94. I-LINE STEPPER I-LINE步進對準曝光機 當光罩與晶片對準後,利用365nm之波長為光源,將預坐在光罩上圖形以M:1之比例,一步一步的重複曝光至晶片上之機器。 95. IMPURITY 雜質 純粹的矽市金剛石結構,在室溫下不易導電。這時如加一些B11或As 7 5取代矽的位置,就會產生“電洞”或“載子”,加以偏壓後就可輕易導電。加入的東西即稱為雜質。 96. INTEGRATED CIRCUIT(IC) 積體電路 積體電路是一九五八年由美國德州儀器公司所發明的。他是將一個完整的電子電路處理在一塊小小的矽晶片上,然後再以金屬聯機與外在引線相接,外加陶瓷或塑膠包裝的裝置,由於它能將原本需要許多零件的電子電路集中縮小,因此被稱為積體電路。它具備優於傳統電子電路的三個特性:體積小、廉價、可靠。依照其集積化的程度可區分為小型(SSI)、中型(MSI)、大型(LSI)、超大型(VLSI)積體電路。 97. ION IMPLANTER 離子植入機 在IC制程中有時需要精確地控制雜質的濃度及深度,此時即不宜由擴散之方式為之,故以”離子植入機”解離特定氣體後調整離子束電流(Beam Current),計算電流X時間得到所植入雜質的濃度並利用加速電壓控制植入的深度。 98. ION IMPLANTATION 離子植入 1. 由於加速器集真空技術的發展,離子布植機成為本世紀高科技產品之一,取代了早先的預置制程。2. 其好處有:2-1可精確控制劑量。2-2在真空下操作,可免除雜質污染。2-3可精確控制植入的深度。2-4是一種低溫的制程。2-5 只要能遊離,任何離子皆可植入 99. ISOTROPIC ETCHING 等向性蝕刻 在蝕刻反應中,除了縱向反應發生外,橫向反應亦同時發生,此總蝕刻即稱之為等向性蝕刻。一般化學濕蝕刻多發生此種現象。幹式蝕刻,其實刻後的橫截面具有異向性蝕刻特性(Anisotropic),即可得到較陡的圖形。 100. ITY(INTEGRATED TEST YIELD) 為界定產品從wafer fab至組裝、測試所有流程的良率,其定義為:INTEGRATED TEST YIELD=Wafer Yield * MPY * ATY Note:MPY: Multi-Probe Yield ATY: Assembly Test Yield 101. LATCH UP 栓鎖效應 當VLSI線路密度增加,Latch-Up之故障模式於MOS VLSI中將愈來愈嚴重,且僅發生於 CMOS電路,所有COMS電路西寄生電晶體所引起的LATCH-UP問題稱之為SCR (SILICON-CONYROLLED RECTIFIER)LATCH-UP,在S1基體內CMOS中形成兩個雙截子電晶體P-N-P-N形式的路徑,有如一個垂直的P+-N-P與一個水準N+-P-N電晶體組合形成於CMOS反向器,如果電壓降過大或受到外界電壓、電流或光的觸發時,將造成兩個電晶體互相導過而短路,嚴重的話將使IC燒毀,故設計CMOS路防止LATCH-UP的發生是當前IC界最重要的課題。 102. LAYOUT 佈局 此名詞用在IC設計時,是指將設計者根據客戶需求所設計之線路,經由CAD(電腦輔助設計),轉換成實際製作IC時,所需要之光罩佈局,以便去製作光罩。因此此一佈局工作,關係到光罩製作出後是和原設計者之要求符何,因此必須根據一定之規則,好比一場遊戲一樣,必須循一定之規則,才能順利完成,而佈局完成後之圖形便是IC工廠製作時所看到的光罩圖形。 103. LOAD LOCK 傳送室 用來隔絕反應室與外界大器直接接觸,以確保反應室內之潔淨,降低反應是受污染之程度。一般用於電漿蝕刻及金屬濺度等具有真空反應室之設備。 104. LOT NUMBER 批號 批號乃是為線上所有材料之身份證,KEY IN批號如同申報流動戶口,經由COMAX系統藉以管制追蹤每批材料之所在站別,並得以查出每批材料之詳細相關資料,固為生產過程中之重要步驟。批號為7,其編排方法如下: X X X X X 年碼 流水序號92 0000193 0000294 00003以下類推※批號之產生乃於最投片時由SMS系統自動產生。 105. LPCVD(LOW PRESSURE) 低壓化學氣相沉積 LPCVD的全名是Low Pressure Chemical Vapor Deposition,即低壓化學氣相沉積。這是一種沉積方法。在IC制程中,主要在生成氮化矽、複晶矽、二氧化矽及非晶矽等不同材料。 106. LP SINTER 低壓燒結 低壓燒結(Low Pressure Sinter, LP Sinter),指在低於大氣壓力下(一般為50 Pa或更地),加熱元件。目地在使金屬膜內之原子,籍由熱運動重新排列,以減少原有之晶格缺陷,形成較佳之金屬結晶顆粒以增加膜之品質。由於在低壓下熱傳導之途徑主要為輻射(Radiation)而非對流(Convection)或傳導(Conduction),因此控溫之方式須選以加熱線圈為監控溫度(Spike Control)而非實際晶片或管內之溫度(Profile Control),以避免過熱(Over-Shooting)之現象。 107. LPY(LASER PROBE YIELD) 雷射修補前測試良率 針測出能夠被雷射修補後,產生出全功能的晶片,比便送入雷射修補機,完成雷射修補的動作。此測試時由全功能晶片一開始就是全功能晶片,須要經過雷射修補前測試,計算出缺陷多寡及位置,以便進行雷射修補,將缺陷較少的晶片修補成全功能晶片。(缺陷超過一定限度時無法修補成全功能晶片) 108. MASK 光罩 MASK原意為面具,而事實上光罩在整個IC製作流程上,所扮演之角色藝有幾分神似。光ˋ照主要之用途在於利用光阻制程,將我們所需要之圖形一直複印在晶片上,製作很多之IC晶方。而光罩所用只對準機台,也分為1X,5X,10X,MASK(即1:1,5:1,10:1)等,而根據其製作之材質又可分為石英光罩(QUARTY),綠玻璃光罩等。 109. MICRO,MICROMETER,MICRON 微,微米 1.定義:Micro為10-6 1 Micro=10-61 Micrometer =10-6 m=1 Micro=1μm通常我們說1μ即為10-6 m又因為1?=10-8㎝=10-10m(原子大小)故1μ=10,000?約唯一萬個原子堆積而成的厚度或長度。 110. MISALIGN 對準不良 1.定義:這層光阻圖案和上層【即留在晶片上者】圖案疊對不好,超出規格。可依照不同層次的規格決定要不要修改。原因:人為、機台、晶片彎曲、光罩 111. MOS 金氧半導體 1.定義:構成IC的電晶體結構可分為兩型-雙載子型(bipolar)和MOS型(Metal-Oxide-Semiconductor)。雙載子型IC的運算速度較快但電力消耗較大,製造工程也複雜,並不是VLSI的主流,而MOS型是由電廠效應電晶體(FET)集積化而成。先在矽上形成絕緣氧化膜之後,再由它上面的外加電極(金屬或複晶矽)加入電場來控制其動作,制程上比較簡單,,。也較不耗電,最早成為實用化的是P-MOS,但其動作速度較慢,不久更高速的N-MOS也被採用。一旦進入VLSI的領域之後,NMOS的功率消耗還是太大了於是由P-MOS及 N_MOS組合而成速度更高,電力消耗更少的互補式金氧半導體(CMOS,Complementary MOS)遂成為主流。 112. MPY(MULTI PROBE YIELD) 多功能偵測良率 針測出符合電路特性要求的晶片,以便送刀封包工廠製成記憶體成品;此測試時得到的良品率稱之。每片晶圓上並不是每一個晶片都能符合電路特性的要求,因此須要多功能針測以找出符合要求的晶片。 113. MTBF(MEAN TIME BETWEEN FAILURE) MTBF為設備可靠度的評估標準之一,其意指設備前後發生故障的平均時間。MTBF時間愈短表示設備的可靠度愈佳,另外MTTR為Mean Time to Repair為評估設備修復的能力。 114. N2,NITROGEN 氮氣 定義:空氣中約4/5是氮氣。氮氣勢一安定之惰性氣體,由於取得不難且安定,故Fib內常用以當作Purge管路,除去髒汙、保護氣氛、傳送氣體(Carrier Gas)、及稀釋(Dilute)用途。另外,氮氣在零下196℃(77F)以下即以液態存在,故常被用作真空冷卻源。現在Fab內Clean House用之氮氣為廠務提供99.999﹪純度者,生產線路所用之氮氣為瓶裝更高純度者。因氮氣之用量可局部反應生產成本,故應節約使用以降低成本。 115. N,P TYPE SEMICONDUCTOR N,P型半導體 1. 定義:一般金屬由於阻值相當低(10-2Ω-㎝以下),因此稱之為良導體,而氧化物阻值高至105Ω-㎝以上,稱之非導體或絕緣體。若阻值在10-2~105Ω-㎝之間,則名為半導體。IC工業使用的矽晶片,阻值就是在半導體的範圍,但由於Si(矽)是四價鍵結(共價鍵)的結構,若參雜有如砷(As)磷(P)等五價元素,且佔據矽原子的地位(Substitutional Sites),則多出一個電子,可用來導電,使導電性增加,稱之為N型半導體。若參雜硼(B)等三價元素,且仍佔據矽原子的地位,則鍵結少了一個電子,因此其他鍵結電子在足夠的熱激發下,可以過來填補,如此連續的電子填補,稱之為電洞傳導,亦使矽之導電性增加,稱之為P型半導體。因此N型半導體中,其主要帶電粒子為帶負電的電子,而在P型半導體中,則為帶正電的電洞。在平衡狀況下(室溫)不管N型或P型半導體,其電子均與電洞濃度的乘積值不變。故一方濃度增加,另一方即相對減少。 116. NSG(NONDOPED SILICATE GLASS) 無參入雜質矽酸鹽玻璃 NSG為半導體積體電路中之絕緣層材料,通常以化學氣相沉積的方式聲稱,具有良好的均勻覆蓋特性以及良好的絕緣性質。主要應用於閘極與金屬或金屬與金屬間高低不平的表面產生均勻的覆蓋及良好的絕緣,並且有助於後績平坦化制程薄膜的生成。 117. NUMERICAL APERTURE(N.A.) 數值孔徑 1. 定義:NA是投影式對準機,其光學系統之解析力(Resolution)好壞的一項指針。NA值越大,則其解析力也越佳。依照定義,數值孔徑 NA=n.sin?=n.D/2/f=n.D/2f換算成照相機光圈值f-number(f/#)可得f/#=f/d=1/2NA(D:鏡面直徑。f:鏡頭焦距。n:鏡頭折射率。f/#即我們在照相機鏡頭之光圈值上常見的f/16,8,5.6,4,5.3,2.8等即是)亦即,鏡片越大,焦距越短者,解析力就越佳,但鏡片的製作也就越困難,因為易產生色差(Chromatic Aberration)及像畸變(Distorsion),以CANON Stepper為例,其NA=0.42,換算成照相機光圈,Stepper鏡片之昂貴也就不足為奇了。 118. OEB(OXIDE ETCH BACK ) 氧化層平坦化蝕刻 將Poly-1上之多餘氧化層(Filling OX)除去,以達到平坦化之目的。 119. OHMIC CONTACT 歐姆接觸 1. 定義:歐姆接觸試紙金屬與半導體之接觸,而其接觸面之電阻值遠小於半導體本身之電阻,使得元件操作時,大部分的電壓降在於活動區(Active region)而不在接觸面。欲形成好的歐姆接觸,有兩個先決條件:A.金屬與半導體間有低的介面能障(Barrier Height)B.半導體有高濃度的雜質滲入(ND>=1018 ㎝-3)前者可使介面電流中熱激發部分(Thermionic Emission)增加;後者則使介面空乏區變窄,電子有更多的機會直接穿透(Tunneling),而同時Rc阻值降低。若半導體不是矽晶,而是其他能量間隙(Energy Gap)較大的半導體(如GaAs),則較難形成歐姆接觸(無適當的金屬可用),必須於半導體表面參雜高濃度雜質,形成Metal-n+ -n or Metal-P+ -P等結構。 120. ONO(OXIDE NITRIDE OXIDE) 氧化層-氮化層-氧化層 半導體元件,常以ONO三層結構做為介電質(類似電容器),以儲存電荷,使得資料得以在此存取。在此氧化層 - 氮化層 – 氧化層三層結構,其中氧化層與基晶的結合較氮化層好,而氮化層居中,則可阻擋缺陷(如pinhole)的延展,故此三層結構可互補所缺。 121. OPL (OP LIFE)(OPERATION LIFE TEST) 使用期限(壽命) 任何物件從開始使用到失效所花時間為失敗時間(Time of Failure: TF),對產品而言,針對其工作使用環境(Operation),所找出的TF,即為其使用期限(Operation Life Time)。其方法為:AF = exp [? (Estress-Eop)] *exp [ Ea / k (1 / Top – / Tstress)]..(1)K = 8.63 * 10-5Failure Rate λ (t) = No. of Failure * 109 / Tatal Test Time * AF * Device, in FITTotal Test Time * AF = Operation Hours 122. OXYGEN 氧氣 OXYGEN氧氣無色,無氣味,無味道雙原子氣體。在-183℃液化成淺藍色的液體,在218℃固化。在海平面上,空氣中約占20﹪體積的氧,溶于水和乙醚,不可燃,可以助燃。在電漿光阻去除中,氧氣主要用來去除光阻用。在電漿幹蝕刻中,氧混入CF4氣體中,可增加CF4氣體的蝕刻速度。目前氧氣主要用途在於電漿光阻去除;利用氧氣在電漿中產生氧的自由基(RADICAL)與光阻中的有機物反應,產生二氧化碳和水氣體蒸發,達到去除光阻的效果。 123. P31 磷 •自然界元素之一。由15個質子及16個中子所組成。•離子植入的磷離子,是由氣體PH3經燈絲加熱分解得到的3 L P+離子,借著Extraction 抽出氣源室經加速管加速後,布植在晶片上。•是一種N-type離子,用做磷植入,S/D植入等。 124. PARTICLE CONTAMINATION 塵粒污染 塵粒污染:由於晶片製造過程甚為漫長,經過的機器、人為處理操作過程甚為繁雜,但因機器、人為均獲多或少會產生一些塵粒,這些塵粒一但沾附到晶片上,集會造成污染影響,而傷害到產品品質與良率,此即『塵粒污染』,我們在操作過程中應時時防著各項塵粒污染來源。 125. PARTICLE COUNTER 塵粒計數器 1.定義:快捷方式市之等即是以每立方呎內之為例數為分類標準,而計算微粒數的儀器即稱塵粒計數器。 126. PASSIVATION OXIDE(P/O) 護層 1. 定義:為IC最後的制程,用以隔絕Device和大氣2. 目的:因與大氣接觸,故著重在Corrosion(鋁腐蝕)、Crack(龜裂)、Pin Hole(針孔)之防治。除了防止元件為大氣中污染之隔絕外,護層也可當作Metal層之保護,避免Metal被刮傷。3. 方法:護層可分兩種材料: A.大部分產品以PSG當護層(P Content 2-4﹪)。 B.少部份以PECVD沉積之氮化矽為之。 127. P/D(PARTICLE DEFECT) 塵粒缺陷 Particle Defect顆粒缺陷為當今影響4M DRAM制程良率的最大主因,一般而言,particle size如大於design rule的二分之一,足以造成元件的損壞。故在clean room的潔淨度要求,操作人員的潔淨紀律、設備本身的結構以及制程的條件和設備維修的能力,無一不為了降低particle和提升良率而做最大的努力。 128. PECVD 電漿CVD 1.定義:CVD化學反應所須知能量可以是熱能、光能或電漿。以電漿催化之CVD稱作PECVD。PECVD的好處是反應速度快、較低的基版溫度及Step Coverage;缺點是產生較大的應力,現Fib內僅利用PECVD做氮化矽護層。PECVD英文全名為Plasma Enhancement CVD。 129. PELLICLE 光罩護膜 一般在光罩過程中,易有微塵掉落光罩上,而使chip有重複性缺陷,故在光罩上下麵包圍一層膜,稱之為Pellicle。好處如下:1. 微層僅只掉落在膜上,光繞射結果對於此微塵影響圖按程度將降至最低。2. 無須經清洗過程而只須用空氣槍吹去膜上異物即可將異物(微層)去除。 130. PELLICLE 光罩保護膜 顧名思義,光罩保護膜之最大功能,即在保護光罩,使之不受外來贓汙物之污染,而保持光罩之潔淨;一般使用之材料為硝化織微素,而厚度較常用的有0.28U,0.86U兩種。一般而言,可將PELLICLE分為兩部分:(I)FRAME:骨架部分,支援其薄膜之支架,其高度稱為STAND-OFF,一般而言,愈高其能忍受PARTICLE之能力愈高,但須配合機台之設計使用,(II)FILM:透明之薄膜,其厚度之均勻度,透光率是使用時重要之參數。PELLICLE之壽命,除了人為損傷外,一般均可曝光數十萬次,透光率衰減後才停用並更換。光罩PELLICLE膜 PARTICLE LENS SYSTEMWAFERPELLICLE面之成像 131. PH3 氫化磷 1.定義:一種半導體工業之氣體,經燈絲加熱供給能量後,可分解成P4,PH4、PH2(及H4)。通常31P4最大。可由質譜譜場分析出來,做N-type離子布植用 132. PHOTORESIST 光阻 光阻為有機材料,系利用光線照射始有機物質進行光化學反應而產生分子結構變化,在使用溶劑使之顯像。目前一般商用光阻主要含有二部分(1)高分子樹酯(2)光活性物質,一工作原理不同可分為正,負兩類:(1)正型:光活性物質為 DIAZOQUINOUE類,照光前難溶 於堿液中,有抑制溶解樹酯功能, 照光後產生羧酸,反有利於堿液 溶解,因此可區分曝光區與非曝光區。(2)負型:光活性物質為DIAZIDE類, 照後生成及不安定之雙電子自由 基,能與高分子樹酯鍵結,而增加 分子量,選擇適當溶劑便可區分曝 光區與非曝光區。目前SMIC使用之正、負光阻,皆為適用於G-LINE(436NM)制程之光阻。 133. PILOT WAFER 試作晶片 Pilot Wafer為試作晶片,並非生產晶片(Prime Wafer)。在操作機器前,為了確定機器是否正常所作的試片,或機器作完維修、保養後所作的測試用晶片均稱為Pilot Wafer。由於Pilot Wafer所做出來的結果將決定該批的制程條件。故處理Pilot Wafer時,所抱持的態度必須和處理Prime Wafere一樣慎重。 134. PINHOLE 針孔 在光阻制程所謂的針孔,就是在光阻覆蓋時,光阻薄膜無法完全蓋住晶片表面,而劉有細小如針孔般的缺陷,再蝕刻制程時,很可能就被蝕刻制程穿透而致晶片的報廢。在以往使用負光阻制程時,由於負光阻粘稠性較大,覆蓋較薄,因此容易出現針孔,固有些層次(如CONTACT)必須覆蓋兩次,才能避免針孔的發生。目前制程大多使用正光阻,覆蓋較厚,已無針孔的問題存在,QC亦不作針孔測試。 135. PIRANHA CLEAN 過氧硫酸清洗 過氧硫酸(peroxymonosulfuric acid)又稱為CARO’s acid,主要由硫酸加雙氧水反應聲稱,反應式如下:H2SO4 + H2O2 ﹤=﹥H2SO5 + H2OH2SO5為一強氧化劑,可將有機物氧化分解為CO2 + H2O,因此在IC制程中常用來去除殘留之光阻,另外對金屬污染及微塵污染也有相當好的清洗效果。Piranha原意為食人魚,在這裏則是用來形容過氧硫酸與光阻之間的劇烈反應。 136. PIX 聚醯胺膜 PIX作用為緩衝護層,可保護CELL于封裝時緩衝封裝所造成之應力,且可隔絕α – Particle,PIX本身為一負光阻。 137. PLASMA ETCHING 電將蝕刻 1.定義:在幹蝕刻技術中,一班多採用電漿蝕刻與活性離子蝕刻,通常電漿蝕刻使用較高之壓力(大於200mT)及較小之RF功率,當晶片浸在電漿之中,暴露在電將之表面層原子或分子與電漿中之活性原子接觸並發生反應形成氣態生成物而離開晶面造成蝕刻,此類蝕刻即稱之為電漿蝕刻。
相簿設定
標籤設定
相簿狀態