工程師筆記本-亨利

關於部落格
工作~生活~幻想~創意

收集有用的資料~
  • 3259

    累積人氣

  • 2

    今日人氣

    0

    訂閱人氣

冷卻元件溫度從基本作起

冷卻元件溫度從基本作起 ] 作者:Jim Benson/Intersil 譯者:張建清 選擇適當不同封裝及印刷電路板型態的特性的組合,並善用其優勢,將可大幅改善溫度分佈及高峰溫度值。 隨著可攜式設備尺寸不斷地小、性能提高、價格下滑的環境趨勢,工程師們不斷地面臨獨特的設計挑戰,晶片封裝越來越小,為了達到電子特性的要求,在有些情況下電路板上的元件還必須彼此靠近,結果往往造成在一個小區域集中太多熱能量,造成溫度上升到不可接受的水平。 在系統中增加風扇、訂製散熱片、加入散熱管理可改善上述現象,但是這些作法將增加系統複雜度及成本,顯得不太實際。 那麼工程師要怎麼辦呢?提早評估電路板的基本熱能特性,以及其與不同元件的交互作用關係,可得到最大的熱效能改善。而焦點應放在冷卻問題的核心,即接近發熱元件附近。 開始設計電路板時,就要先了解各個元件需要釋出的能量,依能量值及應用環境決定元件的封裝形式,電路板設計時最好充份利用不同封裝的熱能改善特性。提早採取以上的程序,可減低或避免日後採用高價冷卻方式來降低未預期意外熱點(hot spot)的情況。 檢視以下幾個基礎的熱學觀念,可作為改善散熱設計的根基。 熱阻 熱阻是常用來描述一個有外包裝設備熱性能的一個方法,常用希臘文「Theta」表示。對半導體元件來說,熱阻代表在穩定情況下,晶粒(die)表面每單位Watt能量散發,所造成之晶粒介面(die junction)溫度升高的數值,它的單位是℃/W。 Theta-ja(junction-to-ambient)、Theta-jc(junction-to-case),以及Theta-jb (junction-to-board)為幾個常見的熱阻實例。Theta-ja常用於自然或強迫對流系統中,焊貼(mounted)在在環氧玻璃(epoxy-glass)電路板上的元件;Theta-jc使用於具有高熱導、外殼連接散熱片的封裝型式;而Theta-jb是用於鄰近封裝導線、附近電路板溫度可被控制的應用。以下討論重點將集中在Theta-ja,因為它較適用於對流冷卻的可攜式設備。 元件生產商一般使用實驗室測試或電腦模擬的方式求得Theta-ja。 其中包括晶片的接面溫度(junction temperature;Tj)、 晶片封裝鄰近的環境溫度(ambient temperature;Ta)、 及釋出能量(Pd)數值,當有了這些資料,就可以下式求得Theta-ja: Theta-ja =(Tj - Ta)/ Pd, 單位為℃/W. 設計系統的使用者,在(例如從產品規格書中)已知Theta-ja之後,就可從以下式子估計出晶粒介面的溫度: Tj = Ta +(Theta-ja X Pd), 單位為℃. 從這個公式中,我們了解可經由降低Theta-ja、Pd或Ta中數個或所有的值,來降低Tj的數值。 最高明的作法是經由更好的設計降低Pd值,從基本減少需要釋出的熱量。 另一個方法是經由強迫空氣流動,增加對流層係數(相對於只憑自然對流及幅射)以降低Theta-ja。 假使釋出熱量、Ta及空氣流動固定,要降低Tj只能經由選擇封裝形式及電路板設計了。 測試方法及電路板 廠商可經由執行標準化的測試方式,來比較不同元件相對的散熱性能,一個在標準測試中有較好散熱性能的元件,在類似之系統設計的實際運作中較可能有好的表現。 這對選擇元件或封裝形式有很大的幫助。不過在套用供應商規格書上的實際數字到實際系統時,必須先了解這些資料是基於那些特定的測試情況所得的。電路板/系統的設計者不但要了解規格資料是怎麼來的?採用那一種方法及電路板?和進行設計的系統是否相似?還要考慮同個電路板上其他高耗能元件的效應。 許多公司採用JEDEC EIA/JESD 51-X系列的標準,其中規範測試方法、條件,以及標準電路板的設計準則。這些資料可在www.jedec.org上的開放標準(Free Standards)區中取得。Intersil的TB379技術摘要書「IC封裝的熱特性(Thermal Characterization of Packages for ICs)」則提供額外的資料及可應用於JDEC規格的參考資料。讀者可在www.intersil.com網站中的設計支援/封裝資訊(Design Support/Packaging Information)區中取得。 因為電路板對熱性能有很大的影響,所以熱效應測試板的設計需要嚴謹的控制,以確保不同公司測試結果的差異是因為封裝方式的不同,而不是測試板引起的。JEDEC主要有二個測試板作為Theta-ja測試用,第一個是JESD51-3「低效能熱傳導」電路板,它具有2-oz.(厚度為0.070 mm )的表面銅I/O電路,通稱為1S或1S0P,代表「1個信號,0個電源/接地板」。早期的Theta-ja都是基於這個標準板所求得的。 第二型較新的JESD51-7高效能熱導測試板,增加了二層連續的1-oz.(厚0.035 mm)埋入式銅板。它通稱為1S2P,有些人稱為2S2P,因為底面外緣還有第二層不具熱效應,用來作測試線路用途的信號追蹤層(trace layer)。 JEDEC最近又新增一個應用於有直接熱連接(attachment)機制封裝的延伸標準--JESD51-5。這個標準可供表面連接板(surface attachment pads),以及可連接到1S2P板之上層埋入板(upper buried plane)的銅被覆導熱孔(thermal vias)使用。這型測試板也稱為1S2P-DA,DA代表直接連接。 新的標準可適用於SOIC、TSSOP、TQFP等各式在封裝底部外露晶粒的封裝方式(參見圖一)。它適用在新型的塑膠無導線封裝(Plastic leadless package;PLP),相同的基本設計在產業中有不同的名稱。 #F#■圖一:JESD51-5標準可供表面連接板及可連接到1S2P板上層埋入板銅被覆的熱通道。新的標準可適用於在封裝底部外露晶芯的封裝方式,包括本圖顯示的塑膠無導線封裝(PLP)。 PLP的晶粒底板及週遭的I/0底板,是由同一個平面銅導線框基板(copper lead-frame substrate)製成,它包覆在塑膠中,晶粒底面和電路板連結,I/0底板外露形成極小尺寸的外露板封裝。它的尺寸小、電子特性及散熱能力,特別適用於可攜帶系統使用。 有效的導熱能力 將加入內層銅板之後與之前的有效導熱(thermal conductivity;k)能力加以比較,有助於了解電路板對熱傳導性能的影響。這些有效數字是基於平行特性x及y方向的熱阻力,及不同的z值所得。計算中需要使用FR-4及銅板的厚度及導熱性。(見表格) #F#■表格:比較加入內層銅板前後的有效導熱(thermal conductivity;k)能力,有助於了解電路板對熱傳導性能的影響。這些有效數字是基於平行特性x及y方向的熱阻力,及不同的z值所得。計算中需要使用FR-4及銅板的厚度及導熱性。 平面(in-plane,x-y)數字從FR-4的0.87 W/m-K,到二層內板的18 W/m-K。同時,穿板(through-plane,z)的值幾乎沒有變,從0.310到0.324 W/m-K。設計者必須同時注意x-y的變化及z軸微小變化的特性。 在電路板中增加內板數量,由於可增加熱擴散能力,所以可改善任一封裝形式晶片的散熱能力。外露底板封裝的晶片可利用另一個方式來善用封裝底部的高導熱路徑。這有助於克服FR-4不良的z軸導熱能力,讓晶片多餘的熱量直接散發到各層板去。 對於本身沒有什麼散熱機制的封裝,例如新的小型封裝,這種作法的整體效果很顯著。將熱更有效率地散佈開來有助於平均整個板面的溫度,更大的有效面積也有助於熱量更有效率地經由對流及幅射散發出去。 許多工程師都知道熱力系統和電子系統有許多類似點,不過熱力系統有一個很大的不同點:在熱的世界中,熱傳導能力高者及低者的比例約在數百比一級數;而在電子世界中這個數字可以遠高達數十億比一。 因此,工程師在設計時「大膽」地直覺套用電子特性的感覺,在熱系統設計上往往會產生錯誤。熱能量並不會像電能量一樣,沿著金屬線流動,因此損耗很小;熱能量是沿著鄰近的元件傳導,熱能量的損耗不少,但我們還希望它更大,不過它的特性不易作簡單的估計。要求得較精確的熱損耗影響,必須採用三位元的有限元素分析(3D Finite element analysis)及電腦流體力學(Computational fluid dynamics),以便將所有的因素考慮進來。 封裝及電路板的結合 封裝方式及板面設計對元件的Theta-ja及PC板溫度分佈都會有影響。從以下例子中,我們可以了解經由額外設計,可改善散熱效應。 圖二的例子中,比較晶粒大小相同、採不同封裝的八導線(8-lead)SOIC、SOP8、及十六導線(16-lead)的PLP,這個情況下,Theta-ja的差異是由於封裝及板面設計不同引發的。常見的未改良式8-lead SOIC,當黏著在未改良的1S0P板上時,將導致Theta-ja高達160℃/W,使得這樣的封裝/電路板組合不能使用功率太高的IC。例如在環境溫度在40℃時採用1.0W的晶片,接面的溫度將高達200℃,超過一般的可接受水準。 ■圖二:三個不同封裝型式及JEDEC電路板組合的Theta-ja,Theta-ja的大幅變化顯示不同設計選擇的效果。 第二個例子是在1S2P電路板上黏著SOP8封裝晶片,這個SOP8內部採用改良過的8-lead SOIC,專為獨立的電源MOSFET使用。其中四條導線連接到被包覆的晶粒底板上,這四條鷗翼式(gull-wing)的導線傳送多餘的熱量到封裝一側。1S2P電路板最終的Theta-ja是65℃/W,在環境溫度40℃及晶片功率為1.0W時,接面溫度將為105℃。這個封裝/電路板組合有很大的改善,不過還是比可直接連接PC板的外露晶片封裝方式還差。 十六個針腳的塑膠無導線式封裝(PLP),尺寸只有4x4 mm,具有一露出板(exposed pad)設計,可將熱量帶到另一個凹口。當配合有四個熱通道的1S2P-DA直接連接板時,Theta-ja的值約為41℃/W。也就是說當環境溫度為40℃及晶片功率為1.0 W時,晶芯接面溫度只有81℃,相較於八個導線SOIC在1S0P電路板及SOP8在1S2P電路板上,有極顯著的改進。 一般來說,在外露板尺寸相同的情況下,PLP和和其他的外露式封裝方式應有相同的散熱表現。但是因為PLP並不像其他有導線的封裝方式具有鷗翼式導線,所以尺寸上顯著較小。例如16個針腳的PLP只需要8個導線SOIC45%以下的電路板面積。 為了比較不同電路板設計的差異,我們使用一個16個針腳的PLP,將它黏貼在五種電路板上,來進行有限元素分析模式進行比較。PLP的外露式晶粒板都是直接焊貼在電路板上。在有限元素分析中進行修正的變數,是增加內板數量及四個熱通道,結果顯示這二者的效果都很大。例如說當增加內板數量時,Theta-ja的值會從1SOP的126,下降到1S1P的79,及1S2P電路板的74℃/W。 在電路板上增加四個熱通道也可讓Theta-ja顯著性地降低:1S1P下降到79,IS1P-DA降到48℃/W。特別值得注意的是單層板1S1P-DA的數值:48℃/W還比二層內板的1S2P(沒有直接連接)的74℃/W還要好。換句話說在直接連接電路板上的四個熱通道,比加入一層新的埋入銅板的散熱效果還好。 繪出電路板溫度 要繪出電路板上每一點的溫度,可採用有限元素分析的溫度曲面圖(temperature contour plot)。圖四是以一個16個針腳的PLP黏貼在JEDEC 1S0P電路板上的情況,這個封裝的晶粒板直接焊貼在電路板上。圖上顯示出從晶粒板面積到封裝及電路板之間,有很高的溫度梯度(即溫度變化大)。梯度愈大,代表電路板導熱性不佳,因此熱散佈狀況並不好。隨著電路板的改善,梯度就越來越平滑,整個電路板上的溫度就會越均勻。 當我們比較這個16個針腳的PLP在不同電路板的溫度分佈資料:1S0P、改良後的JEDEC 1S2P,以及1S2P-DA電路板,可發現三個不同的有限元素分析模型中的最高溫度。每一個結果都可顯示從封裝中心的最高「熱點」到整個電路板四邊的溫度分佈。 改良式電路板的封裝最高表面溫度比1S0P還要低很多。1S0P的最高溫約為147°,而1S2P為98℃,到1S2P-DA更降低到66℃。內層銅板的增加及熱通道可顯著地降低元件的溫度。 這三種電路板的溫度分佈也極為不同。1S0P最不平均的,最高及最低的溫度都出現在板子邊緣。1S2P-DA最為平均,溫度起伏較平坦,可從最低溫及邊緣的最高溫看出。除了在封裝晶片的附近,1S2P-DA和1S2P的溫度分佈幾乎相同,因為前者的內部熱通道降低最高溫度。在較遠的區域的散熱效應,是由內部結構控制,這是為什麼這二個溫度分佈幾乎完全相同。 在距離晶片封裝中心的23mm處,2P電路板比起1S1P更熱,使用之後的邊緣溫度為31℃,而1S0P只有27℃。這意味著將會造成三倍的環境溫度的溫升delta-T,1S0P為2℃,而2P的電路板溫升則為三倍的6℃。這個delta-T仍然是很小,但是對應的2P電路板的對流熱損耗的增加卻有明顯的效果,因為遠離中心的面積佔了整個側試面積的70%。 以上的說明顯示在設計早期的決定,對元件溫度有顯著的影響。最好在元件選擇及封裝型式選擇前,記得先考慮系統設計在熱方面的因素。電路板佈局及熱學模擬必須加入封裝型態、內板數量及熱通道的因素。這樣作的結果將可讓電路板的設計更嚴謹,避免重新設計或加入一些中看不中用的冷卻方案。
相簿設定
標籤設定
相簿狀態